문서 ID: 000082273 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-05-29

MAX 10 장치에 대한 컴파일 중 가능한 내부 오류

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이 문제는 외부 메모리 인터페이스 제품에 영향을 미칩니다. MAX 10대 장치.

    DQS/DM 핀에 대한 부분 핀 배치 할당으로 인해 발생할 수 있습니다. 컴파일의 적합 단계에서 다음과 같은 내부 오류:

    Internal Error: Sub-system: FCUDA, File: /quartus/fitter/fcuda/fcuda_zb_dq_placement_op.cpp, Line: 8303 m_placed_cell == io_cell

    부분 핀 위치 할당은 권장되지 않습니다. Quartus II 소프트웨어가 대신 오류 메시지를 생성했어야 합니다. 내부 오류입니다.

    해결 방법

    내부 수신을 피하기 위한 이 문제에 대한 해결 방법 오류는 다음 중 하나를 수행하는 것입니다.

    • 동일한 DQ_GROUP 모든 DQ/DQS/DM 핀을 할당합니다.
    • DQS 핀만 할당하고 Quartus II 소프트웨어를 허용합니다. 을 클릭하여 나머지 DQ/DM 핀을 동일한 DQ_GROUP 배치합니다.
    • 수동 핀 할당을 하지 않고 Quartus II를 허용하지 마십시오. 소프트웨어는 모든 EMIF 핀을 배치합니다.

    이 문제는 버전 15.0에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® MAX® 10 FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.