문서 ID: 000082512 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-06-30

Quartus II 소프트웨어 버전 12.0에서 임베디드 리셋 컨트롤러를 사용할 때 Stratix V Low Latency PHY에 알려진 문제가 있습니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    예, Quartus® II 소프트웨어 버전 12.0에서 임베디드 리셋 컨트롤러를 사용할 때 Stratix® V Low Latency PHY에 알려진 버그가 있습니다.

    • 본딩 인터페이스를 위해 구성되면 각 채널에 자체 리셋이 있습니다.
    • 비보딩 인터페이스로 구성되면 모든 채널이 리셋을 공유합니다.

    올바른 행동은

    • 보세 인터페이스를 위해 구성되면 모든 채널이 리셋을 공유합니다.
    • 비보딩 인터페이스로 구성되면 각 채널에 자체 리셋이 있습니다.
    해결 방법 이 문제를 해결하려면 Quartus II 소프트웨어 버전 12.0SP1로 업그레이드하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Stratix® V GT FPGA
    Stratix® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.