문서 ID: 000082529 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-01-17

비디오 타이밍 형상이 일치하지 않는 경우 인텔® HDMI* IP RX vid_lock 신호가 해제되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • HDMI* 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    인텔® HDMI* IP에 문제가 있어 비디오 타이밍 형상이 일치하지 않을 경우 신호 RX vid_lock 주장하지 않을 수 있습니다.

    HDMI RX IP는 프레임 전체에서 일관된 HSYNC 폭, VSYNC 폭, Htotal, Htotal, Hactive, Vtotal 및 Vactive 매개변수를 검사하여 안정적인 비디오를 검증하고 vid_lock 주장합니다.

    이러한 비디오 매개변수가 프레임 간에 일치하지 않으면 vid_lock 디저트되고 vid_data, vid_hsync, vid_vsync 및 vid_de 유효하지 않습니다.

    해결 방법

    이 문제는 인텔® Quartus® Prime 소프트웨어의 버전 17.1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA
    Arria® V FPGA 및 SoC FPGA
    Stratix® V FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.