문서 ID: 000082611 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2012-08-13

트랜시버 온칩 종료 교정 프로세스는 Stratix IV GX/T 및 Arria II GX/Z 장치에 얼마나 걸리나요?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

트랜시버 온칩 종단 교정 프로세스는 IV GX/T 및 Arria® II GX/Z 장치에서 cal_blk_powerdown Stratix® 신호의 어설션 해제로부터 33,000회 cal_blk_clk 사이클이 소요됩니다.

이 기간은 하나 또는 여러 트랜시버 블록을 제어하는 교정 블록에 적용됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Arria® II GZ FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.