Stratix® 10을 대상으로 하는 Quartus® Prime Pro Edition 소프트웨어 버전 17.1의 LDPC FPGA IP 문제로 인해 Modelsim에서 WiMedia 1.5 표준 및 인코더 모드로 구성된 IP에서 생성된 시뮬레이션 설계 예제를 컴파일할 때 위의 오류가 발생할 수 있습니다.
이 문제를 해결하려면 msim_setup.tcl에서 다음 줄을 주석으로 처리하십시오.
1. eval vlog -sv $USER_DEFINED_VERILOG_COMPILE_OPTIONS $USER_DEFINED_COMPILE_OPTIONS "$QSYS_SIMDIR/.. /src/altera_ldpc_pkg.sv" -일
2. eval vlog -sv $USER_DEFINED_VERILOG_COMPILE_OPTIONS $USER_DEFINED_COMPILE_OPTIONS "$QSYS_SIMDIR/.. /src/altera_ldpc_wimedia_enc.sv" -일