문서 ID: 000082819 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-01-12

인텔® DisplayPort IP가 작은 수평 블랭킹 기간 동안 오디오 전송이 없는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • DisplayPort* 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    DisplayPort IP에 문제가 있는 경우, 디스플레이포트 TX 코어는 아래 표시된 기간보다 수평 블랭킹 해상도가 작을 때 오디오 샘플을 전송할 수 없습니다.

    • 쿼드 심볼 모드(SYMBOLS_PER_CLOCK = 4)
      • 오디오 전송을 위한 최소 수평 블랭킹 기간(링크 클럭 주기)은 트랜시버 레인 1, 2, 4의 경우 각각 22, 21, 20입니다.
    • 듀얼 심볼 모드(SYMBOLS_PER_CLOCK = 2)
      • 오디오 전송을 위한 최소 수평 블랭킹 기간(링크 클럭 주기)은 트랜시버 레인 1, 2 및 4의 경우 각각 38, 35, 34입니다.
    해결 방법

    이 문제는 인텔® Quartus® Prime 소프트웨어 버전 17.0에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    Arria® V FPGA 및 SoC FPGA
    Cyclone® V FPGA 및 SoC FPGA
    Stratix® V FPGA
    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.