중요 문제
PCI* Express 인스턴스용 인텔® Gen3 Hard IP는 수신(RX) 실제 코딩 하위 레이어(PCS)가 SKP 또는 SKP END 패턴과 동일한 데이터를 수신하는 경우 L0에서 복구로 전환될 수 있습니다. PCS 블록 동기화기는 이를 올바른 SKP 주문 세트로 잘못 해석하고 데이터를 다시 정렬합니다. 이로 인해 데이터 블록 경계가 손상됩니다. LTSSM이 L0 상태로 돌아온 후 영향을 받는 데이터가 다시 전송되므로 데이터가 손실되지 않습니다.
PIPE 인터페이스에서 이 이벤트의 서명은 다음과 같습니다.
· 영향을 받는 레인의 PIPE rxdata는 SKP 데이터 패턴(AAAAAAAA, AAAAAAAAAA) 또는 SKP END 패턴(AAAAAAAA, XXXXXXE1)과 일치합니다.
· 영향을 받는 레인의 PIPE rxvalid 신호는 LTSSM 복구 이벤트가 끝날 때까지 디 어설션합니다.
· 영향을 받는 레인의 PIPE rxstatus 신호는 3'b100(디코딩 오류 또는 불균형 오류)을 보고합니다.
스크램블된 데이터가 SKP 패턴 또는 SKP END 패턴과 정확히 일치하는 경우는 드뭅니다. 일부 시스템에서는 몇 시간에 한 번씩 이러한 현상이 발생할 수 있습니다. 이 문제는 링크 대역폭에 미미한 영향을 미칩니다.
이 문제에 대한 예약된 해결 방법이나 수정 사항이 없습니다. 아무 조치도 필요하지 않습니다.