중요 문제
PCIe 사양에 따르면, 전원 관리 D-상태 중에 RootPort가 메모리 요청을 보낼 때 EndPoint는 데이터 없이 완료를 반환해야 합니다. 인텔® Arria® 10 PCIe* 하드 IP는 데이터 없이 완료를 받을 수 있지만, Avalon®-MM TXS 브리지는 항상 데이터로 완료를 기대합니다. Avalon-MM TXS 브리지는 메모리 읽기 요청이 Avalon-MM TXS 인터페이스에서 전송된 후 데이터 없이 모든 완료를 삭제합니다.
사용자 응용 프로그램이 루트 포트 모드에서 PCIe*용 인텔® Arria® 10 Avalon®-MM 인터페이스를 사용하는 경우, 엔드포인트가 메모리 읽기 요청을 보낸 후에도 연결된 엔드포인트는 항상 데이터로 완료됩니다.
PCIe* 사양에 따르면, RootPort가 전원 관리 D-상태일 때는 메모리 읽기 요청을 받은 후 데이터 없이 완료를 보내야 합니다. 루트 포트 모드에서 PCIe*용 인텔® Arria® 10 Avalon®-MM 인터페이스는 이 규칙을 위반합니다.
이 문제에 대한 해결 방법이 없습니다. 사용자 응용 프로그램 및 소프트웨어는 제한 사항을 인식하고 이 시나리오가 발생하지 않도록 해야 합니다.
루트 포트 모드에서 PCIe*용 인텔® Arria® 10 Avalon®-MM 인터페이스를 사용하는 경우, 루트 포트 모드에서 PCIe*용 인텔® Arria® 10 Avalon®-MM 인터페이스의 데이터로 엔드포인트가 항상 완료됩니다.
인텔® Arria® 10 하드 IP가 전원 관리 D-상태에 대한 지원이 제한적이기 때문에 이 문제는 향후 인텔® Quartus® Prime Edition 소프트웨어 릴리스에서 해결되지 않습니다.