문서 ID: 000082950 콘텐츠 형태: 설치 및 설정 마지막 검토일: 2018-12-17

오류: add_fileset_file: 그러한 파일 없음 <quartus_installation_directory>/0002_pcie_s10_hip_ast_0_gen/ip/pcie_example_design/pcie_example_design_DUT/altera_xcvr_fpll_s10_htile_181/sim/docs/pcie_example_design_DUT_altera_xcvr_fpll_s10_htile_181_rrbjw...

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 Avalon-ST 인텔® Stratix® 10 하드 IP

    • All

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    PCI Express* 버전 18.1용 인텔® Stratix® 10 Avalon -ST 및 단일 루트 I/O 가상화(SR-IOV) 인터페이스의 문제로 인해 Windows* OS에서 설계 예제를 생성할 때 이 오류가 발생할 수 있습니다.

    오류: add_fileset_file: 이러한 파일 /0002_pcie_s10_hip_ast_0_gen/ip/pcie_example_design/pcie_example_design_DUT/altera_xcvr_fpll_s10_htile_181/sim/docs/pcie_example_design_DUT_altera_xcvr_fpll_s10_htile_181_rrbjwya_parameters.csv/pcie_example_design_DUT_altera_xcvr_fpll_s10_htile_181_rrbjwya_parameters.csv 없음

    해결 방법

    이 문제를 해결하려면 Linux OS에서 예제 디자인을 생성하십시오.

    이 오류는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.
     

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    인텔® Stratix® 10 GX FPGA
    인텔® Stratix® 10 SX SoC FPGA
    인텔® Stratix® 10 MX FPGA
    인텔® Stratix® 10 TX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.