중요 문제
HardCopy로 생성된 설계에 대한 예시 프로젝트 호환성 모드가 활성화되어 시뮬레이션에 실패할 수 있습니다.
이 문제의 해결 방법은 다음과 같이 두 개의 파일을 수정하는 것입니다.
- 텍스트 편집기에서 파일을 엽니다.
_example_design/simulation/_example_sim/ submodules/_example_sim__example_sim.v
- 위 파일에서 선을
.INIT_FILE = (“dut_dut_e0_if0_p0_sequencer_rom.v”)
변경합니다. 받는 사람.INIT_FILE = (“_example_sim__example_sim_e0_if0_p0_sequencer_rom.v”)
- 텍스트 편집기에서 파일을 엽니다.
_example_design/simulation/_example_sim.qsf
- 위 파일에서 다음 줄을
set_global_assignment -name EDA_TEST_BENCH_FILE _example_sim/submodules/hc_rom_reconfig_gen.sv - section_id uniphy_rtl_simulation -hdl_version SystemVerilog_2005
추가합니다. 및set_global_assignment -name SOURCE_FILE _example_sim/submodules/_example_sim_ _example_sim_e0_if0_p0_sequencer_rom.hex