문서 ID: 000083091 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-06-15

내 인텔® FPGA PCIe* IP가 일부 시스템에서 기차를 연결하지 못하는 이유는 무엇입니까?

환경

  • PCI Express*용 V-시리즈 Avalon-MM DMA
  • PCI Express*용 인텔® Arria® 10 Cyclone® 10 하드 IP
  • PCI Express* 인텔® FPGA IP용 Arria® V 하드 IP
  • PCI Express* 인텔® FPGA IP용 Avalon-MM Arria® V 하드 IP
  • PCI Express* 인텔® FPGA IP용 Arria® V GZ 하드 IP
  • PCI Express* 인텔® FPGA IP용 Avalon-MM Arria® V GZ 하드 IP
  • PCI Express* 인텔® FPGA IP용 Cyclone® V 하드 IP
  • PCI Express* 인텔® FPGA IP용 Avalon-MM Cyclone® V 하드 IP
  • PCI Express*용 IP_Compiler
  • SR-IOV 인텔® FPGA IP 포함 PCI Express*용 Stratix® V 하드 IP
  • PCI Express*용 Stratix® V 하드 IP 인텔® FPGA IP
  • PCI Express* 인텔® FPGA IP용 Avalon-MM Stratix® V 하드 IP
  • PCI Express*용 Avalon-ST 인텔® Stratix® 10 하드 IP
  • PCI Express*용 Avalon-MM 인텔® Stratix® 10 하드 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    PCIe* 카드 선물 신호(PRSNT1_N, PRSNT2_N_X1, PRSNT2_N_X4, PRSNT2_N_X8, PRSNT2_N_X16)는 일부 스마트 호스트 시스템에서 올바르게 설정되어야 하며 PCIe* 링크가 올바르게 훈련되지 않을 수 있습니다.

    예를 들어 일부 시스템은 해당 슬롯에 대한 현재 신호로 표시된 차선 수에 대한 링크 교육만 시도합니다. 따라서 현재 신호가 활성화되지 않으면 카드가 전혀 훈련되지 않거나 예를 들어 x1 현재 신호만 활성화된 경우 x4, x8 또는 x16 구현은 x1 인터페이스 구성으로만 훈련될 수 있습니다.

    해결 방법

    이 문제는 호스트 시스템 및 BIOS 종속성입니다. 일부 시스템은 이러한 신호를 무시합니다. 인텔® FPGA DEVELOPMENT KITS 사용할 때 PRSNT 신호는 일반적으로 DIP 스위치를 사용하여 선택할 수 있습니다. 하드웨어에 PRSNT 신호가 활성화되어 있는지 확인하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 18 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® II GX FPGA
    Stratix® GX FPGA
    인텔® Arria® 10 FPGA 및 SoC FPGA
    Arria® V FPGA 및 SoC FPGA
    Arria® II FPGA
    Arria® FPGA
    Cyclone® V GX FPGA
    Cyclone® V GT FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® IV GX FPGA
    인텔® Cyclone® 10 GX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.