설명
Low Latency 40 및 100Gbps 이더넷 MAC 및 PHY 인텔® FPGA IP 테스트벤치 파일의 다음 시뮬레이션 매개변수는 사용자 가이드에 설명되어 있지 않습니다. 다음 정의를 참조하십시오.
SYNOPT_FULL_SKEW - IEEE 사양에 따라 전체 기울이기 허용 오차를 지원합니다. 테스트벤치 예에서 초기화 시간을 단축하기 위해 이 설정이 꺼져 있습니다.
RST_CNTR - PMA 재설정 프로세스의 리셋 지연을 제어합니다. 초기화 속도를 높이기 위해 시뮬레이션에서 6으로 설정됩니다. 합성을 위해 이 매개변수를 무시하고 기본값을 유지합니다.
CREATE_TX_SKEW - 시뮬레이션에서 레인-투-레인 왜곡.
이러한 매개변수를 수정하지 않는 것이 중요하며, 그렇지 않으면 시뮬레이션이 실패할 수 있습니다. 이러한 매개변수는 향후 Quartus® II 소프트웨어 릴리스에서 제거될 수 있습니다.
해결 방법
이러한 정의는 문서에 추가될 예정이 아닙니다.