문서 ID: 000083443 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-10-16

Arria V 장치에 대한 내부 오류로 Fitter에서 트리플 스피드 이더넷 설계 실패

환경

  • 인텔® Quartus® II 구독 에디션
  • 이더넷
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    트리플 스피드 이더넷 설계 channel_8_mac_pcs_gxb_arriav Quartus II 컴파일 프로세스 중 내부 오류로 실패합니다. 실패는 특정 핀을 읽지 못하는 피터로 인해 발생합니다. 시드 값입니다.

    이 문제는 다음 설계를 통해 Arria V 장치에 영향을 미칩니다.

    장치 제품군: Arria V

    장치: 5AGXFB7K6F40C6

    IP: 트리플 스피드 이더넷

    변형: 10/100/1000Mb 이더넷 MAC 및 1000BASE-X/SGMII PC

    내부 FIFO 없음

    포트 8개

    트랜시버 블록, GXB 사용

    MDIO 모듈 포함

    SGMII 브리지 활성화

    해결 방법

    Quartus II 컴파일 프로세스를 다른 것으로 다시 실행 시드 값입니다.

    이 문제는 13.0으로 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.