areset 신호는 각 PLL에 대한 재설정/재동기화 입력입니다. Tthe areset 신호는 PLL이 잠금을 잃을 때마다 주장되어야 합니다. PLL 출력 클럭 간의 올바른 위상 관계를 보장합니다. 다음 중 한 가지가 있는 경우 사용자는 설계에 areset 신호를 포함해야 합니다. 조건은 사실입니다.
- 설계에서 PLL 재구성 또는 클럭 전환 가능
- 손실 후 출력 클럭 간의 위상 관계를 유지해야 합니다. 잠금 상태
areset 신호는 각 PLL에 대한 재설정/재동기화 입력입니다. Tthe areset 신호는 PLL이 잠금을 잃을 때마다 주장되어야 합니다. PLL 출력 클럭 간의 올바른 위상 관계를 보장합니다. 다음 중 한 가지가 있는 경우 사용자는 설계에 areset 신호를 포함해야 합니다. 조건은 사실입니다.
1
본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.