문서 ID: 000083674 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-07-28

마스터 브리지 데이터 손실을 Avalon SPI 슬레이브

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명 Quartus® II 소프트웨어의 문제로 인해 MASTER Bridge IP를 Avalon® SPI 슬레이브가 무거운 부하로 데이터를 떨어뜨릴 수 있습니다.
    해결 방법

    이 문제를 해결하려면 생성된 합성/하위 모듈/spiphyslave.v 파일을 이 파일로 교체합니다. spiphyslave.v

    이 문제는 Quartus II 소프트웨어의 향후 버전에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 37 제품

    인텔® Stratix® 10 GX FPGA
    인텔® Stratix® 10 SX SoC FPGA
    Cyclone® IV E FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    Cyclone® FPGA
    Cyclone® III LS FPGA
    Stratix® IV E FPGA
    Cyclone® IV GX FPGA
    Cyclone® II FPGA
    Stratix® II FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Stratix® V GS FPGA
    Stratix® II GX FPGA
    Arria® V GX FPGA
    Cyclone® V GT FPGA
    Cyclone® III FPGA
    Stratix® V GX FPGA
    Stratix® IV GX FPGA
    Stratix® V GT FPGA
    인텔® Arria® 10 GT FPGA
    Arria® V GT FPGA
    Stratix® III FPGA
    인텔® Arria® 10 SX SoC FPGA
    Stratix® FPGA
    Stratix® GX FPGA
    Arria® GX FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Arria® II GX FPGA
    인텔® Arria® 10 GX FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.