문서 ID: 000083938 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-03-02

인텔® Arria® 10 fPLL이 잘못된 클럭 주파수 또는 잘못 정렬된 클럭을 출력하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 버전 15.0의 문제로 인해 인텔® Arria® 10 fPLL이 이러한 상황에서 잘못된 클럭 주파수 또는 잘못 정렬된 클럭을 출력할 수 있습니다.

    사례 1: 정수 모드와 분수 모드 간의 동적 재구성 후 출력 클럭 주파수가 올바르지 않을 수 있습니다.

    사례 2: 코어 모드의 fPLL에 여러 출력이 있는 경우 출력 클럭이 위상에 있지 않을 수 있습니다.

     

     

    해결 방법

    이 문제는 인텔® Quartus® Prime 소프트웨어 버전 15.1.2 이상에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    인텔® Arria® 10 GT FPGA
    인텔® Arria® 10 GX FPGA
    인텔® Arria® 10 SX SoC FPGA
    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.