문서 ID: 000084136 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-03-27

RapidIO I/O 쓰기 마스터의 응답 패킷이 삭제된 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

필요한 응답 패킷을 전송하기 위해 전송 레이어에 대역폭이 부족할 경우 빠른IO® MegaCore® 기능 내에서 I/O 쓰기 마스터가 NWRITE_R 패킷에 대한 응답 패킷을 삭제할 수 있습니다.

라운드 로빈 중재 체계는 Avalon-ST 패스스루 인터페이스, 초인종, I/O 슬레이브, I/O 마스터 및 유지 관리 포트 사이의 전송 레이어에 대한 액세스를 부여하는 데 사용됩니다.  다른 인터페이스(예: I/O 슬레이브)가 패킷을 전송하는 경우 I/O 마스터의 응답 회귀 속도가 NWRITE_R 회귀율보다 낮을 수 있으며, 이로 인해 응답이 삭제될 수 있습니다. NWRITE_R 대한 응답이 삭제되면 NWRITE_R 전송한 장치에서 논리/전송 레이어 오류의 PKT_RSP_TIMEOUT 비트가 CSR을 감지합니다.

해결 방법

1) 미결제 NWRITE_R 거래 수가 32를 초과하지 않는지 확인하십시오. I/O 마스터는 대기열에 최대 32개 응답을 저장할 수 있습니다.

2) 포트 응답 시간 제한 제어 CSR을 사용하여 시간 초과를 적절한 값으로 설정하여 삭제된 응답이 빠르게 감지되도록 합니다. 시간 초과가 설정되지 않으면 응답이 끊어지면 io_s_wr_waitrequest 신호는 기본 4.5초 동안 계속 유지됩니다.

3) 시스템 주문이 필요하지 않은 경우, I/O 쓰기 마스터에서 응답할 필요가 없으면 NWRITE를 사용하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 20 제품

Stratix® IV GX FPGA
Stratix® IV GT FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V GX FPGA
Cyclone® V GT FPGA
Cyclone® IV GX FPGA
인텔® Arria® 10 SX SoC FPGA
인텔® Arria® 10 GX FPGA
인텔® Arria® 10 GT FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Arria® II GZ FPGA
Arria® II GX FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.