중요 문제
설명
DDR2 및 DDR3 SDRAM 컨트롤러에 대한 VHDL 출력을 지정할 때 UniPHY, QDR II 및 QDR II SRAM 컨트롤러와 UniPHY, 또는 UniPHY를 사용하여 RLDRAM II 컨트롤러를 사용하여 시뮬레이션을 시도합니다. NativeLink를 사용하여 NativeLink가 실패하고 찾을 수 없다고 보고합니다. 파일 <design_name>.vho in 최상위 디렉토리입니다.
해결 방법
이 문제의 해결 방법은 NativeLink를 사용하지 않는 것입니다. VHDL 설계를 시뮬레이션하지만 대신 수동으로 시뮬레이션을 설정합니다.