문서 ID: 000084437 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-01-12

멀티채널 디자인에서 채널 0 쓰기 데이터가 모든 네이티브 PHY 채널에 도달하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 14.1의 문제로 인해 채널 0 재구성 데이터가 인스턴스의 모든 채널에 잘못 작성되었습니다. 이 문제는 멀티채널 네이티브 PHY 인스턴스가 동적 재구성을 위해 다중 채널의 독립적인 Avalon 메모리 매핑 인터페이스를 사용할 때 발생합니다.

    해결 방법

    이 문제를 해결하려면,

    1. 파일 <variant_name>/alt_xcvr_native_avmm_nf.sv를 엽니다.
    2. 라인 158을 찾습니다.
    3. 다음에서 변경 합니다.

    현재 라인 158:

    할당 avmm_writedata[ig*8 :8] = arb_writedata[7:0];

    받는 사람:

    수정된 라인 158:

    할당 avmm_writedata[ig*8 :8] = arb_writedata[ig*32 :8];

    이 문제는 Quartus 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA
    인텔® Arria® 10 GT FPGA
    인텔® Arria® 10 GX FPGA
    인텔® Arria® 10 SX SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.