문서 ID: 000084675 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-11-30

낮은 지연 시간 40-100GbE IP 코어 예약 레지스터 액세스 중단

환경

  • 인텔® Quartus® II 구독 에디션
  • 이더넷
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    지연 시간이 낮을 때 예약된 레지스터에 액세스하려고 하면 Avalon-MM 제어 및 상태 인터페이스를 통한 40-100GbE IP 코어, 트랜잭션이 완료되지 않을 수 있습니다. 보다 정확하게 말하자면, 트랜잭션 예약된 액세스 시도 시 의미 없는 값으로 완료 IP 코어 모듈과 관련된 주소 범위에서 등록하고, 그러나 읽기 및 쓰기 액세스 모두에 대한 데이터 및 중단을 반환하지 않습니다. 기타 모든 예약된 레지스터 주소에 대한 것입니다.

    해결 방법

    이 문제에는 해결 방법이 없습니다. 시도만 해야 합니다. 낮음 에 나열된 정의된 레지스터에 액세스하려면 지연 시간 40Gbps 및 100Gbps 이더넷 MAC 및 PHY 메가코어 기능 사용자 가이드.

    이 문제는 지연 시간 40의 버전 14.1에서 해결되었습니다. 100Gbps 이더넷 MAC 및 PHY 메가코어 기능.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.