설명
소스 또는 대상 구성 요소가 웨이트레퀴스트를 주장하여 DMA 컨트롤러의 FIFO가 비어 있거나 전체 상태에 도달하면 SOPC Builder에서 사용할 수 있는 DMA 컨트롤러가 정지됩니다. DMA가 SSRAM 또는 온칩 메모리와 같은 낮은 지연 시간 구성 요소에서 읽기를 수행할 때 알려진 문제도 있습니다. DMA 컨트롤러의 내부 지연 시간은 때때로 DMA 읽기 마스터에 연결된 구성 요소의 읽기 지연 시간보다 크기 때문에 전송 처리량이 저하됩니다.
이 문제는 DMA 읽기 마스터에 연결된 구성 요소에 0-3 클럭 주기의 지연 시간이 있을 때 발생합니다. 전송 처리량을 개선하려면 DMA 읽기 마스터에 연결된 구성 요소의 읽기 지연 시간이 증가합니다. 구성 요소에 읽기 지연 시간 설정이 없는 경우 DMA 읽기 마스터와 구성 요소 사이에 파이프라인 브리지를 삽입하여 지연 시간을 늘릴 수 있습니다. 파이프라인 브리지를 함께 연결하여 구성 요소에 읽기 지연 시간을 두 개 이상 추가할 수 있습니다.
파이프라인 브리지를 추가할 때는 브리지 슬레이브 주소를 0x0 설정하는 것이 좋습니다. 이렇게 하면 시스템의 주소 공간이 변경되지 않습니다. 트라이 스테이트 브리지에 연결된 구성 요소의 읽기 지연 시간을 늘리려면 트라이 스테이트 브리지 설정에서 추가 등록을 활성화하여 읽기 지연 시간을 1 클럭 주기로 늘릴 수 있습니다.