문서 ID: 000084952 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2014-02-13

전체 속도 메모리 컨트롤러에 연결하기 위해 절반 속도 브리지 옵션을 구현하려면 어떻게 해야 합니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    11.0 이전의 Quartus® II 소프트웨어 버전을 사용하는 동안 하프 레이트 브리지 옵션은 메모리 컨트롤러 IP 메가위저드에서 선택 가능한 매개변수였습니다.

    Quartus® II 소프트웨어 버전 11.0 이상을 사용하는 동안 하프 레이트 브리지에 대한 유일한 Altera IP 지원 옵션은 SOPC 빌더 Avalon-MM DDR 메모리 하프 레이트 브리지 구성 요소를 사용하는 것입니다. 이는 Quartus® II 소프트웨어 최신 릴리스의 QSYS 프로젝트에서 사용할 수 있습니다.

    1/2 속도 브리지에 대한 설명서는 SOPC 빌더 사용자 가이드의 Avalon 메모리 매핑 브리지 장을 참조하십시오.

    해결 방법

    Quartus® II 소프트웨어 버전 11.0 이상을 사용하는 동안 하프 레이트 브리지에 대한 유일한 Altera IP 지원 옵션은 SOPC 빌더 Avalon-MM DDR 메모리 하프 레이트 브리지 구성 요소를 사용하는 것입니다. 이는 Quartus® II 소프트웨어 최신 릴리스의 QSYS 프로젝트에서 사용할 수 있습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 23 제품

    Arria® V GT FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    Stratix® IV E FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® IV GX FPGA
    Cyclone® IV E FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.