설명
Altera® JTAG 입력 신호 TCK, TMS 및 TDI에 대한 상승 및 하강 시간 사양을 제공하지 않습니다.
입력 신호 에지 속도를 참조할 수 있습니다. 이 주제에 대한 추가 지침을 위한 지침(PDF) 백서.
환경
BUILT IN - ARTICLE INTRO SECOND COMPONENT
관련 제품
이 문서는 다음 항목에 적용됩니다. 38 제품
Cyclone® V GX FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
HardCopy™ III ASIC 장치
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® FPGA
MAX® V CPLD
Stratix® GX FPGA
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
HardCopy™ IV GX ASIC 장치
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® FPGA
MAX® II CPLD
MAX® II Z CPLD
HardCopy™ IV E ASIC 장치
Cyclone® III LS FPGA
Stratix® IV E FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA