문서 ID: 000085061 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-06-29

Stratix V, Arria V 및 Cyclone V 트랜시버 장치 시뮬레이션에서 재구성 컨트롤러와 트랜시버 PHY 사이의 reconfig_to_xcvr 및 reconfig_from_xcvr 버스에 X가 표시되는 이유는 무엇입니까?

환경

  • 시뮬레이션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    X는 Stratix® V, Arria® V 및 Cyclone® V 트랜시버 장치의 시뮬레이션에서 재구성 컨트롤러와 트랜시버 PHY 사이의 reconfig_to_xcvr 및 reconfig_from_xcvr 버스의 일부 비트에 표시됩니다. 이러한 비트는 향후 사용을 위해 예약되어 있으며 안전하게 무시될 수 있습니다.

    모든 reconfig_to_xcvr 또는 reconfig_from_xcvr 라인이 X를 표시하는 경우 정상이 아니며, 올바른 작동을 보장하기 위해 클럭과 재설정뿐만 아니라 재구성 컨트롤러와 트랜시버 PHY 간에 연결성을 확인해야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 10 제품

    Cyclone® V GX FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Cyclone® V GT FPGA
    Arria® V SX SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.