문서 ID: 000085093 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-02-16

병렬 플래시 로더(PFL) IP는 언제 flash_nreset 신호를 주장합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

flash_nreset 신호는 다음과 같은 경우에 발생합니다.

(1) PFL 설계가 있는 장치가 전원이 켜지거나 구성됩니다.
(2) pfl_nreset 입력 신호가 어설션됩니다.
(3) Quartus® II 프로그래머가 플래시 메모리를 프로그래밍하는 데 사용되는 경우, PFL에 프로그래밍 모드가 활성화되어 있는 경우.

flash_nreset 주장하려면 pfl_nreset 사용하여 PFL을 재설정합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 12 제품

Stratix® V FPGA
Stratix® IV FPGA
Stratix® III FPGA
인텔® MAX® 10 FPGA
MAX® V CPLD
MAX® II CPLD
Cyclone® V FPGA 및 SoC FPGA
Cyclone® IV FPGA
Cyclone® III FPGA
인텔® Arria® 10 FPGA 및 SoC FPGA
Arria® V FPGA 및 SoC FPGA
Arria® II FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.