문서 ID: 000085128 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-17

Stratix IV GX/GT, HardCopy IV GX 및 Arria II GX/GZ 장치에서 CMU PLL 재구성 후 트랜시버 CMU PLL이 잠기지 못할 수 있는 조건이 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

예, 트랜시버 CMU PLL은 다음 특정 코너 케이스에서 CMU PLL 동적 구성 후 Stratix® IV GX/GT, HardCopy® IV GX 및 Arria® II GX/GZ 장치를 잠그지 못할 수 있습니다.

  • 비 전용 REFCLK 핀을 사용하여 CMU PLL 클럭
    • ITB 라인을 통해 트랜시버 블록 외부에서 REFCLK 핀
    • 왼쪽/오른쪽 GPL(PLL 캐스케이딩)에서 클럭 출력 포트
    • GCLK 네트워크를 통한 전용 CLK 입력 핀

및

  • ALTGX_RECONFIG MegaWizard® reconfig_mode_sel 포트를 고정 값 3'b100(CMU PLL 재구성 모드)으로 하드 배선합니다.

이 문제는 시뮬레이션에서 볼 수 없습니다.

이 문제는 Quartus II 10.1을 포함한 모든 Quartus® II 소프트웨어 버전에 있습니다.

이 문제를 해결하려면 Quartus II 소프트웨어 버전 10-1-SP1을 설치하고 ALTGX_RECONFIG Megawizard 구성 요소를 재생성해야 합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

HardCopy™ IV GX ASIC 장치
Arria® II GZ FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.