문서 ID: 000085159 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-06-11

주소 및 명령 레벨링으로 인해 DDR4 외부 메모리 인터페이스에서 간헐적인 교정 장애가 발생할 수 있습니다.

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이 문제는 Arria 10개 장치의 DDR4 인터페이스에 영향을 미칩니다.

    DDR4 메모리 인터페이스 사용자는 간헐적으로 발생할 수 있습니다. 주소 및 명령 레벨링으로 인한 교정 실패 교정. 이 실패의 증상은 일부 개인이 메모리 구성 요소가 임의로 read deskew 보정에 실패할 수 있지만, 나머지 구성 요소가 통과합니다. 실패하는 특정 구성 요소 리셋에 따라 다릅니다.

    해결 방법

    이 문제의 해결 방법은 주소를 비활성화하고 EMIF IP 생성 중 명령 레벨링 교정 단계. 받는 사람 주소 및 명령 레벨링 보정을 비활성화하고 건너뛰기 를 선택합니다. 교정에서 주소/명령 레벨링 보정 진단 탭의 디버그 옵션 섹션 매개변수 편집기에서

    이 문제는 향후 버전에서 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.