문서 ID: 000085173 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-09-28

Altera 장치는 부동 LVDS 입력 핀을 지원합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

다음 Altera® 장치 제품군은 부동 LVDS 입력 핀을 지원합니다.

Stratix® - Stratix III 장치로 시작하는 시리즈

HardCopy® - HardCopy III 장치로 시작하는 시리즈

Arria® - Arria II GX 장치로 시작하는 시리즈

Cyclone® - Cyclone V 장치로 시작하는 시리즈

그러나 LVDS 수신기의 P 및 N 레그에 100ohm 차등 저항을 적용해야 합니다.  장치 제품군에 사용할 수 있는 경우 내부 종료를 사용할 수 있습니다.

LVDS 입력이 드라이버가 없는 트레이스 또는 플러그를 뽑은 카드에서 떠 있는 경우 손상이 없습니다. 그러나 다음을 고려해야 합니다.

부동 입력은 알 수 없는 스위칭 활동으로 인해 수신기에 주입된 소음과 더 높은 전류 소비로 이어지며, 이 모든 것은 설계에 따라 달라지며 Altera 지정할 수 없습니다. 그런 다음 소음 주입 및 증가된 현재 요구 사항이 바람직하지 않은 경우 외부 바이어스 구성표를 사용하는 것이 좋습니다.

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 27 제품

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
HardCopy™ III ASIC 장치
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
HardCopy™ IV GX ASIC 장치
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
HardCopy™ IV E ASIC 장치
Stratix® IV E FPGA
Stratix® IV GT FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.