문서 ID: 000085379 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-12-31

오류(21087): 입력 포트 "CALCLK"는 동일한 소스에 의해 구동되어야 합니다.

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

단일 교정 블록을 공유하는 경우 Stratix® V, Arria® V 또는 Cyclone® V 트랜시버 장치에서 이 오류가 mgmt_clk_clk 포트에 대해 서로 다른 클럭 소스를 가진 두 개 이상의 재구성 컨트롤러가 있는 경우 표시됩니다.

교정 블록의 수는 장치에 따라 달라집니다.

해결 방법 이 문제를 해결하려면 일반적인 mgmt_clk_clk 사용하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 7 제품

Stratix® V GX FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V GT FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.