문서 ID: 000085456 콘텐츠 형태: 설치 및 설정 마지막 검토일: 2014-09-01

1G/10G 또는 10GBASE-KR PHY 설계가 Verilog HDL 시뮬레이션에서 Link Training에 실패하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • 시뮬레이션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 14.0 인텔® Arria® 10 에디션의 문제로 인해 링크 교육이 활성화된 경우 시뮬레이션에서 다음(또는 유사한) 경고가 표시될 수 있습니다.

    "경고: (vsim-3533) [FOFIW] - 파일을 열지 못했습니다.

    'USER_QUARTUS_INSTALLATION_PATH/acds/quartus/.. /ip/altera/alt_xcvr/altera_xcvr_10gbase_kr/arria10/

    cpu/kra10_cpu_imem.ver'를 작성해야 합니다."

    이러한 경고가 표시되면 Link Training이 실패합니다.

    해결 방법

    이 문제를 해결하려면 다음 단계를 수행하십시오.

    1. IP가 생성된 디렉토리로 이동합니다.

    <USER_IP_GENERATION_DIR>/altera_avalon_onchip_memory2_140/sim/

    2. 이 디렉토리 내에서 아래에 표시된 것과 유사한 이름을 가진 2개의 Verilog HDL 파일을 찾습니다.

    krip_altera_avalon_onchip_memory2_140_<RANDOM_CHARACTERS>.v

    3. 위의 각 파일에서 다음과 유사한 다음 매개 변수 줄을 찾습니다.

    매개변수 INIT_FILE = "/USER_QUARTUS_INSTALLATION_PATH/ACDS/Quartus/.. /ip/altera/alt_xcvr/

    altera_xcvr_10gbase_kr/아리아10/cpu/kra10_cpu_imem.hex";

    4.) 각 매개 변수를 다음과 같이 변경합니다.

    매개변수 INIT_FILE="kra10_cpu_Xmem.hex";

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA
    인텔® Arria® 10 GT FPGA
    인텔® Arria® 10 GX FPGA
    인텔® Arria® 10 SX SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.