문서 ID: 000085555 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-04-01

Altera 사용 설명서: 알려진 문제 문서화의 프로토콜을 통한 구성(CvP) 구현

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

문제 285006: 3장 CvP 토폴로지, 버전 2015.01.12

그림 3-1, 3-2, 3-3, 3-4 및 3-5는 nSTATUS, nCONFIG, CONFDONE 및 CvP_CONFDONE에 대한 풀업 저항 번호를 10kw로 표시하지만 이는 10k Ohm이어야 합니다.

해결 방법

이 문제는 추후 문서 릴리스에서 해결될 것입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 13 제품

Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V SE SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.