문서 ID: 000085605 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-30

CPRI IP 코어 v10.0의 타이밍 제약 파일과 관련하여 알려진 문제가 있습니까?

환경

  • CPRI
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    예.CPRI IP 코어에서 생성된 SDC 파일의 Rx PCS-PCD 경로에서 다음 제약 조건을 제거하십시오.

    set_multicycle_path -에서 [get_clocks {*receive_pcs0|리버드클릭 rxclk_div4 rxclk_div2}]에서 [get_clocks rxclk] -setup -end 2
    set_multicycle_path -에서 [get_clocks {*receive_pcs0|리커버드클릭 rxclk_div4 rxclk_div2}]에서 [get_clocks rxclk] -hold -end 2

    그런 다음 CPRI IP 코어에서 생성한 SDC 파일에 다음 제약 조건을 추가합니다.
    {$::quartus(nomeofexecutable) == "quartus_fit"} {
    set_min_delay –{*wire_receive_pcs0_dataoutfull*}에서 {*|buf_wr_data*} 1.500까지
    }

    CPRI IP 코어 v10.1에서 SDC 파일의 모든 다중 사이클 제약 조건을 제거하고 업데이트된 SDC 파일로 RTL 코드를 수정했습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.