설명
Quartus® II 소프트웨어 버전 10.0, 10.0 SP1, 10.1 및 10.1 SP1의 문제로 인해 외부 PLL 모드를 사용하여 ALTLVDS_TX 메가 기능을 구현할 때 이 중요한 경고가 표시될 수 있습니다. 외부 PLL 모드를 사용할 때는 tx_in 포트 이전에 RTL에 레지스터를 추가해야 하며, 이러한 레지스터는 일련화 요소로 나눈 데이터 속도와 동일한 저속 "병렬" 또는 "코어클크"로 사용되는 PLL 출력으로 클럭되어야 합니다.
이 문제는 주파수/PLL 설정 페이지의 매개변수를 사용하여 'tx_in' 입력 포트 등록 값으로 tx_coreclock 또는 tx_inclock 선택한 후 ALTLVDS_TX MegaWizard™ 플러그인 관리자의 일반 페이지에서 외부 PLL 사용 옵션을 활성화하는 경우에 발생합니다. Quartus II 소프트웨어의 문제로 인해 PLL의 고속 클럭이 레지스터에 연결되도록 ALTLVDS_TX 변형 파일이 잘못 작성될 수 있습니다. 이는 장치의 클럭 네트워크 Fmax를 위반할 수 있습니다.
설계가 이 문제의 영향을 받는지 확인하려면 변형 파일을 열고 다음 매개변수 또는 일반 매개변수를 검색합니다.
- Verilog HDL(defparam 섹션):
ALTLVDS_TX_component.registered_input - VHDL(일반 MAP 섹션):
registered_input
올바른 매개변수는 외부 PLL 모드를 사용할 때입니다OFF. 값이 잘못 TX_CORECLOCK 설정될 수 있습니다.TX_INCLOCK
이 문제를 해결하려면 다음 단계를 따르십시오.
- MegaWizard 플러그인 관리자를 사용하여 ALTLVDS_TX 바레이션 열기
- 일반 페이지에서 외부 PLL 사용 옵션을 비활성화합니다.
- 주파수/PLL 설정 페이지에서 'tx_in' 입력 포트 등록 옵션을 비활성화합니다.
- 일반 페이지로 돌아가서 외부 PLL 사용 옵션을 다시 활성화합니다.
- 마침 을 클릭하여 변형 파일에 이러한 변경 사항이 적용되도록 합니다.
이 문제는 Quartus II 소프트웨어 버전 11.0부터 해결되었습니다.