중요 문제
설명
낮은 지연 시간 40-100GbE IP 코어 제어 및 상태 인터페이스
IP 코어 레지스터에 대한 액세스를 제공하고 구현해야 합니다.
Avalon-MM 인터페이스 슬레이브 프로토콜. 그러나 IP 코어는
이 프로토콜을 올바르게 구현하지 않습니다. 특히 출력 status_waitrequest
신호는 사양을 준수하지 않습니다. IP 코어는
응용 프로그램이 또는 입력을 종료할 때까지 이 신호를 디저트하지 마십시오. status_read status_write
신호.
Avalon-MM 프로토콜 사양에 따라 마스터 (응용 프로그램)은 읽기 또는 쓰기 요청 신호를 보류해야 합니다. 슬레이브가 웨이트레퀴스트 신호를 해제할 때까지. 그러나, 현재 IP 코어 구현, IP 코어가 잘못 가정합니다 마스터가 읽기 또는 쓰기 요청을 주장하는 경우 여러 요청 바쁜 신호가 어설션될 때 신호.
Avalon-MM 사양에 대한 자세한 내용은 Avalon 인터페이스 사양.
해결 방법
이 문제를 해결하려면 응용 프로그램이
새 읽기 또는 쓰기 요청(assert status_read 또는status_write)
신호가 status_waitrequest 해제된 경우에만,
신호 또는 status_write 신호가 있어야 합니다.status_read
단 한 번의 클럭 주기만을 위한 높은 속도입니다.
이 문제는 지연 시간 40의 버전 14.0에서 해결되었습니다. 100Gbps 이더넷 MAC 및 PHY 메가코어 기능.