문서 ID: 000085793 콘텐츠 형태: 오류 메시지 마지막 검토일: 2012-12-01

VHDL 및 ModelSim을 사용하여 탁구 PHY로 DDR3 시뮬레이션 중 오류 발생

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이 문제는 DDR3 제품에 영향을 미칩니다.

    분기 속도를 시뮬레이션할 때 시뮬레이션 오류가 발생할 수 있습니다. VHDL 및 ModelSim을 사용한 DDR3 설계, 탁구 PHY 활성화 캘리브레이션 모드를 빠른 또는 전체로 설정합니다.

    해결 방법

    이 문제의 해결 방법은 다음 중 하나를 수행하는 것입니다. 교정 모드를 건너뛰도록 설정합니다. VHDL 대신 Verilog를 사용하십시오. 또는 다른 시뮬레이터를 사용하십시오.

    이 문제는 향후 릴리스에서 해결될 것입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.