문서 ID: 000085808 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2013-10-29

Avalon 인터페이스에서 UniPHY DDR3 컨트롤러의 펄스 avl_ready 낮게 줄이면 어떻게 합니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명 컨트롤러의 Avalon® 인터페이스에 대한 액세스 유형에 따라 예상할 수 없는 경우에 펄스가 낮아질 수 있습니다 avl_ready . Avalon 인터페이스의 작동 방식 때문에 발생합니다.
    해결 방법 아래에 나열된 몇 가지 제안은 최소화하여 Avalon 인터페이스의 효율성을 향상시킬 수 있습니다. avl_ready 버스트 액세스 중 낮게 펄스합니다.
    1. MegaWizard™ 매개변수 명령 대기열 전망 깊이의 값을 높입니다. 컨트롤러는 불필요한 사전 충전을 방지하고 주기를 활성화하기 위해 은행을 열어 두려고 하는 열린 페이지 정책을 사용합니다. 일반적으로 컨트롤러를 입력하는 새 명령의 경우 페이지 수의 명령 대기열 조회 깊이 값이 동시에 열리고 최소 2개 이상이 필요합니다. 이 매개변수를 늘리면 더 많은 FPGA 로직 리소스가 사용되며 타이밍 폐쇄가 더 어려울 수 있습니다.
    2. MegaWizard 매개 변수 메모리 매개변수 -> 모드 레지스터 1 -> 메모리 첨가제 CAS 지연 시간 옵션을 비활성화로 설정합니다.
    3. DDR3 UniPHY 컨트롤러\의 최상위 변형 파일에서 매개변수를 MAX_PENDING_WR_CMD MAX_PENDING_RD_CMD찾아 . 이러한 값을 32로 변경하고 DDR3 컨트롤러를 재생성합니다.
    4. 반 속도 컨트롤러와 Avalon 버스트 액세스 크기 1을 사용하는 경우 컨트롤러의 효율성을 개선하려면 버스트 병합 옵션을 활성화하십시오.

    Avalon 인터페이스에 대한 자세한 내용은 Avalon 인터페이스 사양을 참조하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 19 제품

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Arria® II GZ FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.