인텔® MAX® 10 FPGA 모듈식 ADC 인텔® FPGA IP VHDL 시뮬레이션 설정에 문제가 발생하여 잘못된 모델이 생성됩니다.
이 오류 메시지는 VHDL 시뮬레이션을 시작할 때 발행됩니다. 자동으로 생성된 VHDL 시뮬레이션 모델에 잘못된 모듈 이름이 사용되어 발생합니다.
이 문제를 해결하려면 Verilog HDL 시뮬레이션 모델을 사용하십시오.
VHDL 시뮬레이션은 인텔 MAX 10 FPGA 모듈식 ADC 인텔 FPGA IP 지원되지 않습니다.