문서 ID: 000085922 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-01-20

PCI Express용 Altera 하드 IP가 3세대 모드에서 컴플라이언스 루프백에 들어가지 않는 이유는 무엇입니까?

환경

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명 PCI® Express용 Altera® 하드 IP 코어는 컴플라이언스 레지스터 공간에서 컴플라이언스 수신 비트가 루프백 마스터에 의해 설정되지 않은 경우 Gen3 속도로 컴플라이언스 루프백 모드에 들어가지 않습니다.
    해결 방법 PCI Express 사양을 준수하려면 루프백 마스터가 컴플라이언스 수신 비트를 올바르게 설정해야 합니다.

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 7 제품

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    인텔® Arria® 10 GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    인텔® Arria® 10 GX FPGA
    인텔® Arria® 10 SX SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.