문서 ID: 000085978 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Stratix® IV GX 개발 키트에 알려진 문제가 있습니까?

환경

  • 이더넷
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    이더넷블레이스터를 통한 프로그래밍

    이 문제는 -EN130A, -EN140A 또는 -0A(예: 6XX-41284R-0A)로 끝나는 p/n 스티커가 포함된 Stratix® IV GX 개발 키트의 Rev A 및 Rev B 프로덕션 보드에 영향을 미칩니다. p/n 스티커는 금속 PCI Express 브래킷에 있습니다. 최신 보드는 이 문제를 나타내지 않는 ON 반도체(NLAS4717EPMTR2G)를 사용합니다.

    이더넷블래스터는 임베디드 USB-Blaster™ 다운로드 케이블보다 더 높은 클럭 속도를 사용합니다. 개발 보드에는 JTAG 체인에 MAX® II 장치가 있으며 TDO 출력은 JTAG 체인이 더 빠른 속도로 작동할 수 있을 만큼 스위치의 용량을 구동할 수 없습니다.

     

     

     

    해결 방법

    이더넷블레이스터를 사용하여 FPGA 프로그래밍을 활성화하려면 MAX II 장치를 JTAG 체인에서 전환하십시오. 이 작업은 JTAG 스위치(Rev A - SW4 또는 Rev B - SW6)의 위치 1을 "ON" 위치로 설정하여 수행할 수 있습니다.

    추가 핀 "fsm_d32"

    32비트 FSM 데이터 버스의 이름은 fsm_d[31:0]입니다. BUP 설계 예에 있는 추가 핀 fsm_d32 핀은 Stratix IV GX 개발 보드 참조 설명서 또는 보드 회로도에 명시되어 있지 않습니다.

    Quartus® II fitter 실행 중에 다음 중요 경고가 보고됩니다. 설계 예에서 중복 핀 fsm_d32 제거하여 중요 경고를 제거합니다.

    Fitter 실행으로 보고된 중요 경고:

    중요 경고: 총 핀 111개 핀 1개에 대한 정확한 핀 위치 할당 없음

    정보: 장치의 정확한 위치에 할당되지 않은 핀 fsm_d[32]

    이 문제는 향후 개발 키트 릴리스에서 해결될 것입니다.

    BUP 로딩 사용자 소프트웨어 이미지

    Stratix IV GX 개발 키트 보드 업데이트 포털(BUP) 설계에 버그가 있어 사용자 소프트웨어가 Nios® II 프로세서에 의해 로드되지 않습니다. 사용자 하드웨어 이미지는 영향을 받지 않으며 공장 이미지도 영향을 받지 않습니다. 영향을 받는 버전으로는 Quartus II 소프트웨어 버전 9.0, 9.0 SP1 및 9.1용 개발 키트 설치 프로그램이 포함됩니다. 이 버그는 향후 개발 키트 릴리스에서 수정됩니다.

    문제는 software_examples 디렉토리의 BUP 설계 web_server 일부인 reconfig_utils.h에 있습니다. 51호선과 52호선이 잘못 읽혀진 경우:

    #define USER_SW_IMAGE_OFFSET 0x02820000
    #define USER_SW_IMAGE_OFFSET 0x02800000

    이 줄은 다음을 읽어야 합니다.

    #define USER_SW_IMAGE_OFFSET 0x02820000
    #define USER_SW_IMAGE_OFFSET 0x02800000

    이로 인해 사용자는 BUP 디자인을 사용하여 사용자 이미지를 프로그래밍할 때 소프트웨어 플래시 파일을 CFI 플래시의 잘못된 위치로 프로그래밍할 수 있습니다. 문제를 해결하려면 공장 소프트웨어를 다시 컴파일하거나 수정된 공장 소프트웨어 이미지를 다운로드하고 개발 키트에 공장 소프트웨어 이미지를 다시 프로그래밍할 수 있습니다.

    공장 소프트웨어를 다시 컴파일하려면 먼저 BUP 소스 파일의 software_examples 있는 web_server 디렉토리에서 create-this-app을 실행합니다. 다음 명령을 사용하여 .elf에서 .flash 파일을 만듭니다.

    elf2flash --base=0x0a000000 --end=0x0bffffff --reset=0x02020000 --input=web_server.elf --출력=web_server.flash --/구성 요소/altera_nios2/boot_loader_cfi.srec

    공장 소프트웨어 이미지를 CFI 플래시로 다시 프로그래밍하려면 web_server.flash와 같은 디렉토리에 다음 명령을 사용하십시오.

    nios2-flash-프로그래머 -b 0x0a000000 web_server.flash

    공장 소프트웨어 이미지를 프로그래밍한 후 보드 전원을 켜고 BUP 웹 페이지를 사용하여 공장 하드웨어 및 소프트웨어 이미지를 로드하는 지침을 따르십시오. 위의 프로세스가 작동하지 않으면 CFI 플래시에 공장 이미지가 포함되지 않을 수 있습니다. 공장 플래시 내용 복원에 대한 개발 키트 사용자 가이드를 따라 위의 프로세스를 반복합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    Stratix® IV FPGA
    인텔® 프로그래밍 가능 장치
    Stratix® IV GX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.