문서 ID: 000086105 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-07-25

HPS I2C 컨트롤러의 SCL 및 SDA 하강 시간을 독립적으로 설정할 수 있습니까?

환경

    인텔® Quartus® Prime Pro Edition
    HPS 인텔® Arria® 10 FPGA IP용 외부 메모리 인터페이스
    HPS 인텔® Arria® 10 FPGA IP용 외부 메모리 인터페이스
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

HPS I2C 컨트롤러는 SCL 및 SDA 하강 시간 구성 가능 기능을 지원합니다.

해결 방법

Linux* OS에서 구성을 구현하는 방법에 대한 내용은 https://github.com/altera-opensource/linux-socfpga/commit/7d0429364bf0c0e69bf192362d85076e6ee9abd7 링크를 참조하십시오.

디자이너는 dts 파일에서 다음과 같은 SCL 및 SDA 하강 시간 매개 변수를 구성할 수 있습니다.
i2c-sda-낙하 시간-ns = <6000>; /* boardinfo에서 추가됨 */
i2c-scl-떨어지는 시간-ns = <6000>; /* boardinfo에서 추가됨 */

SCL 및 SDA 하강 시간 구성 정보가 Arria® 10 하드 프로세서 시스템 기술 참조 매뉴얼에 추가되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 7 제품

Arria® V ST SoC FPGA
Cyclone® V ST SoC FPGA
인텔® Stratix® 10 SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V SX SoC FPGA
인텔® Arria® 10 SX SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.