문서 ID: 000086127 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-02-10

Altera PLL 메가 기능에서 분수 PLL을 구현할 때 채널 간격 필드의 목적은 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

PLL의 채널 간격은 출력 디바이더의 효과 이전에 측정된 합성 출력 주파수의 원하는 정확도로 정의됩니다.

이 필드는 Altera 편집할 수 있습니다.® 분수 모드를 선택할 때 PLL 메가 기능. 간격의 세분성은 위상 주파수 감지기(PFD) 주파수(fPFD)와 Delta-Sigma-Modulator(DSM) 해상도의 기능입니다. 
예를 들어, 24비트 DSM fPLL의 경우, 이 채널 간격은 fPFD/(2^24)의 최소 값을 가집니다.

이 기능을 적용하거나 사용하는 측면에서, 예를 들어 300MHz 출력 클럭을 합성하고 100ppm 이상의 정확도가 필요한 경우, 이는 30KHz 이하의 채널 간격 요구 사항으로 변환됩니다.

분수 모드에서는 채널 간격과 루프 성능 간에 절충이 있습니다. 일반적인 지침은 응용 프로그램에 허용되는 가장 큰 채널 간격을 사용하는 것입니다. 이것은 최고의 지터 성능과 루프에 대한 가장 빠른 잠금 시간을 제공합니다.

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 14 제품

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.