문서 ID: 000086687 콘텐츠 형태: 오류 메시지 마지막 검토일: 2021-03-17

오류(14566): Fitter는 기존 제약 조건(1 PHYLITE_GROUP)과의 충돌로 인해 1개의 주변 구성 요소를 배치할 수 없습니다.

환경

  • 인텔® Quartus® Prime Pro Edition
  • 인텔® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    병렬 인터페이스용 PHY Lite 인텔® FPGA IP 제한으로 인해 동일한 I/O 뱅크에 두 개 이상의 병렬 인터페이스용 PHY Lite가 인텔 FPGA IP 경우 위의 오류 메시지가 나타날 수 있습니다.

    해결 방법

    이 문제를 해결하려면 병렬 인터페이스에 대해 두 개 이상의 PHY Lite를 동일한 I/O 은행에 배치하지 인텔® FPGA IP. 병렬 인터페이스용 PHY Lite 인텔 FPGA IP 특정 PLL 설정이 필요한 특정 인터페이스 요구 사항이 있기 때문입니다. 그러나 특정 은행에서 사용할 수 있는 PLL은 하나뿐입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    인텔® Cyclone® 10 GX FPGA
    인텔® Arria® 10 FPGA 및 SoC FPGA
    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.