문서 ID: 000086762 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-08-17

페르소나 비트스트림이 RAM/ROM 초기화를 사용하지 않는 경우 부분 재구성 중에 M20K 콘텐츠가 자동으로 재설정됩니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    부분 재구성(PR) 흐름을 사용할 때 페르소나 비트스트림이 RAM/ROM 초기화를 사용하지 않으면 M20K 내부 메모리의 콘텐츠가 재설정되지 않습니다. 이 때문에 이전 데이터는 M20K 블록에서 사용할 수 있습니다.

    해결 방법

    페르소나 비트스트림은 RAM/ROM을 초기화해야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 6 제품

    Arria® V FPGA 및 SoC FPGA
    인텔® Arria® 10 FPGA 및 SoC FPGA
    Cyclone® V FPGA 및 SoC FPGA
    인텔® Cyclone® 10 GX FPGA
    Stratix® V FPGA
    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.