문서 ID: 000086982 콘텐츠 형태: 오류 메시지 마지막 검토일: 2012-08-21

중요 경고: _p0_pin_map.tcl: 핀용 PLL 클럭을 찾지 못했습니다.

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    For Arria® V 및 Cyclone® V 하드 메모리 컨트롤러(HMC) 설계는 MPFE 클럭(mp_cmd_clk_0_clk, mp_rfifo_clk_0_clk, mp_wfifo_clk_0_clk)이 HMC PLL이 아닌 독립형 PLL에 의해 생성되는 경우 다음과 같은 중요한 경고를 볼 수 있습니다.

    중요 경고: _p0_pin_map.tcl: 핀용 PLL 클럭을 찾지 못했습니다. 

    경고: _p0_pin_map.tcl: 모든 드라이버 코어 CK 핀을 찾을 수 없습니다.

    해결 방법

    다음 해결 방법을 적용해야 합니다.

    1단계) _p0_pin_map.tcl 파일 열기 및 변경 

    {[get_collection_size [get_registers-nowarn(driver_core_ck_pins)]]이 0}> 경우 {


    와 함께


    {[문자열 비교 -nocase(driver_core_ck_pins) ""] != 0 및 [get_collection_size [get_registers-nowarn(driver_core_ck_pins)]] > 0} {

    2단계) _p0.sdc 파일에서 MPFE 클럭 입력(mp_cmd_clk_0_clk, mp_rfifo_clk_0_clk, mp_wfifo_clk_0_clk)을 구동하는 클럭 으로 pll_driver_core_clock 변경합니다.

    이 문제는 Quartus® II 소프트웨어의 향후 릴리스에서 해결됩니다.

     

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 10 제품

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V SX SoC FPGA
    Arria® V GT FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.