중요 문제
설명
Nios II 기반 시퀀서를 사용하는 설계의 경우 시뮬레이션 VHDL 출력을 생성할 때 실패할 수 있습니다.
해결 방법
이 문제에 대한 해결 방법을 사용하려면 수동으로 수정해야 합니다. 특정 파일:
- 3개의 .vhd 파일을 찾습니다.
다음과 유사한 문자열로 시작하는 파일 이름:
dut_dut_e0_if0_p0_qsys_sequencer_cpu_inst_jtag_debug_module프로젝트에 대해 지정한 이름입니다. - 텍스트 편집기에서 세 개의 파일을 각각 열고 추가합니다.
각 파일의 시작 부분에 다음 두 줄:
library altera_mf; use altera_mf.altera_mf_components.all;