문서 ID: 000087042 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-05-20

일부 낮은 지연 시간 40-100GbE IP 코어 100GbE 변형은 IPG_COL_REM 레지스터의 잘못된 값으로 인해 예상보다 낮은 대역폭을 가지고 있습니다.

환경

  • 인텔® Quartus® II 구독 에디션
  • 이더넷
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    낮은 지연 시간 40-100GbE IP 코어 IPG_COL_REM 레지스터 오프셋 0x406 100GbE 변형에서 20 소수점 값을 가져야 합니다. 40GbE 변형에서 4 소수점 값입니다. 그러나 LL은 40-100GbE IP 코어 v14.1은 이 레지스터를 4인치 값으로 설정합니다. 100GbE 변형.

    이 문제는 모든 LL 100GbE IP 코어에 적용됩니다. LL 40-100GbE 매개변수 편집기에서 패킷 간 간격을 지정합니다.

    이 문제는 LL 100GbE IP 코어의 대역폭을 줄입니다.

    해결 방법

    이 문제를 해결하고 인터패켓 격차를 해결하려면 20 소수점 값을 IPG_COL_REM 레지스터에 적어 두십시오. LL 100GbE IP 코어 변형에 해당합니다.

    이 문제는 지연 시간 40의 버전 15.0에서 해결되었습니다. 및 100Gbps 이더넷 MAC 및 PHY IP 코어.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.