문서 ID: 000087065 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-05-14

JTAG가 아닌 소스를 통한 재구성이 인텔® Stratix® 10 장치에서 JTAG를 통해 처음 프로그래밍한 후 실패하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 구성 디버그 에이전트 인텔® FPGA IP
  • 구성 및 프로그래밍
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 18.0부터 시작하는 문제로 인해 JTAG를 통해 인텔® Stratix® 10 장치가 처음 구성된 경우 이후 비 JTAG 소스를 통해 재구성할 수 없습니다.

    해결 방법

    이 문제를 해결하려면 장애가 발생하면 인텔® Stratix® 10 장치를 전원을 껐습니다.

    이 문제는 인텔® Quartus® Prime Software v19.1에서 시작됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.