문서 ID: 000090027 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2023-08-23

Cyclone® V SoC에서 자동 흐름 제어가 비활성화된 동일한 핀에서 UART0 및 I2C1을 모두 사용할 때 U-boot에서 RTS 및 CTS 신호가 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime 디자인 소프트웨어
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Cyclone® V SoC에서 UART0 및 I2C1을 사용하는 경우 I2C를 사용하여 읽거나 쓸 때 플랫폼 디자이너 시스템에서 자동 흐름 제어가 비활성화된 U-boot에서 msr.dcts 레지스터 값이 변경되는 것을 확인할 수 있습니다.

    해결 방법

    msr.dcts 레지스터 값의 변경은 무시해도 됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Cyclone® V FPGA 및 SoC FPGA
    Cyclone® V 개발 키트

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.