문서 ID: 000092438 콘텐츠 형태: 오류 메시지 마지막 검토일: 2022-10-07

오류(272006): MGL_INTERNAL_ERROR: 포트 <altera_syncram_instance_hierarchy> inst altera_syncram_impl1|dffe inst ecc_addr_reg|d가 이미 할당되었습니다.</altera_syncram_instance_hierarchy>

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.2 이전의 문제로 인해 다음 구성을 사용할 때 Simple Dual Port RAM의 합성 단계에서 컴파일 중에 이 오류 메시지가 나타날 수 있습니다.

    · 매개변수 device_family = "Agilex"

    · 매개변수 ram_block_type = "M20K"

    · 매개변수 enable_ecc = "TRUE"

    · 매개변수 address_aclr_b = "ACLEAR"

    · 매개변수 outdata_reg_b = "CLOCK0/CLOCK1"

    · 너비 x numwords는 20480비트 이상(M20K 사용 1개 이상)

    · 읽기 활성화 신호가 사용되지 않음

     

     

    해결 방법

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.4 및 22.2에 대한 이 문제를 해결하기 위한 패치가 제공됩니다.

    다음 링크에서 패치를 다운로드하고 설치합니다.

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.4:

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.2:

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.3부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.