CPRI 다중 속도 설계 예에서 고속(>6G)에서 저속(<=6G)으로 동적 재구성을 수행할 때 rx_ready 신호 상태가 높아지지 않는 이유는 무엇입니까?

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.3의 문제로 인해 고속(>6G)에서 저속(<=6G)으로 동적으로 재구성할 때 CPRI 다중 속도 설계 예에서 rx_ready 상태 신호가 높지 않습니다.

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.3에서 고속 변형 (>6G) 저속 변형 (<=6G) CPRI 속도를 동적으로 재구성할 때 이 문제를 해결하려면 아래 단계를 따르십시오.

1. 대안 스크립트 "ftile-cpri-dr-test.tcl"을 다운로드합니다.
2. <your_example_design_directory>/hardware_test_design/hwtest/로 이동합니다.
3. "ftile_cpri_dr_test.tcl" 파일을 다운로드한 파일로 바꿉니다.

해결 방법 스크립트의 주요 변경 사항은 6Gbps 이하 CPRI 속도에서 어설션된 두 개의 FGT 속성 액세스 명령입니다.

• CPI_assert_req 0 $RESET_LANE($lane_number)
• CPI_assert_req 0 $SET_MODE_BYPASS($lane_number)

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.4부터 해결되었습니다.